The USB 2.0 Function Project Page is.txt

拉***

　　       

　　The USB 20 Function Project Page is:

　　wwwopencoresorg/cores/usb/

　　To find out more about me (Rudolf Usselmann), please visit:

　　wwwasicsws

　　Directory Structure

　　-------------------

　　[core_root]

　　|

　　+-doc                        Documentation

　　|

　　+-bench--+                   Test Bench

　　|        +- verilog          Verilog Sources

　　|        +-vhdl              VHDL Sources

　　|

　　+-rtl----+                   Core RTL Sources

　　|        +-verilog           Verilog Sources

　　|        +-vhdl              VHDL Sources

　　|

　　+-sim----+

　　|        +-rtl_sim---+       Functional verification Directory

　　|        |           +-bin   Makefiles/Run Scripts

　　|        |           +-run   Working Directory

　　|        |

　　|        +-gate_sim--+       Functional  Timing Gate Level

　　|                    |       Verification Directory

　　|                    +-bin   Makefiles/Run Scripts

　　|                    +-run   Working Directory

　　|

　　+-lint--+                    Lint Directory Tree

　　|       +-bin                Makefiles/Run Scripts

　　|       +-run                Working Directory

　　大发888dafa888win.com/ |       +-log                Linter log  result files

　　|

　　+-syn---+                    Synthesis Directory Tree

　　|       +-bin                Synthesis Scripts

　　|       +-run                Working Directory

　　|       +-log                Synthesis log files

　　|       +-out                Synthesis Output

loo***

人性最可怜的就是：我们总是梦想着天边的一座奇妙的玫瑰园，而不去欣赏今天就开在我们窗口的玫瑰。

doo***

不太明白．．．．

d大***

哈哈 怎么说来眼睛小真的很好 哈 哈哈~~~~